文献信息流

1、常见信息资源管理方法？

1、文件管理；

2、电子表格管理；

3、数据库管理；

4、网络数据库管理。

信息资源管理的发展是具有阶段性的。共四个阶段，即物理控制、自动化技术管理、信息资源管理和知识管理。可以用推动力量、战略目标、基本技术、管理方法和组织状态等因素进行比较。中国的大部分企业尚处于前三个阶段，属于初中级水平阶段。

信息资源管理包括数据资源管理和信息处理管理。数据资源管理强调对数据的控制，后者关心管理人员在一条件下如何获取和处理信息，且强调企业信息资源的重要性。

(1)文献信息流扩展资料：

信息资源管理的沿革与发展：

1、传统管理阶段：以信息源管理为核心，以图书馆为象征，同时也包含档案管理和其他文献资料管理。

2、信息管理阶段：以信息流的控制为核心，以计算机为工具，以自动化信息处理和信息系统建造为主要工作内容。

3、信息资源管理阶段：信息资源管理(IRM)概念的提出基于两个背景：一方面，是信息管理阶段纯粹的技术手段不能实现对信息的有效控制和利用;另一方面，也是更重要的原因，是当代社会经济发展使得信息成为一种重要的资源。

迫切需要从经济的角度思考问题，并对这种资源进行优化配置和管理。把技术、经济、人文三种手段有机结合起来，对网络信息资源进行管理成为信息资源管理需要研究解决的核心课题。

参考资料来源：网络-信息资源管理

2、翻译一段文献

Timmers(1998)为商业模式提供了一种定义。定义如下：
·一种商品，服务和信息流通的架构，包含了对于各个商业参与者的描述与他们的职责
·对于各个商业参与者可能获得的利益的描述
·对于财政收入的来源地描述

--------------
希望对你有帮助~

稍稍借鉴了以下一楼的翻译……><\\

天~

3、试述为什么要对文献信息进行组织治理

一、开发管理信息系统主要有两种策略：“自下而上”和“自上而下”。
1、有些组织在没有制定总体规划的情况下，出于某一部门的要求，就开始项目开发，这就是“自下而上”，这种策略从现行系统的业务状况出发，先实现一个个具体的功能，逐步地由低级到高级建立整个MIS。因为任何一个MIS的基本功能键是数据处理，所以“自下而上”方法首先从研制各项数据处理应用开始，然后根据需要逐步增加有关计划，控制和决策方面的功能。显然，在条件不具备的情况下，采用“自下而上”的策略设计信息系统可以避免大规模系统可能出现的运行不协调的危险，但缺点是不能象想象那样完整周密，由于事先没有从整个系统出发充分考虑到情况的发展和变化，随着系统的进展，往往需要重新设计许多模块。
2、“自上而下”的策略强调由全面到局部，由长远到近期，从上到下，从探索研制合理的信息流出发，设计出适合于这种信息流的信息系统。这种策略从整体上协调和规划，要求很强的逻辑性，因而难度较大，但这是一种更为重要的策略，因为整体性是系统的基本特性，虽然一个系统由许多子系统构成，但它们又是一个不可分割的整体。
3、通常，“自下而上”策略用于小型系统的设计，它适用于对系统开发工作缺乏实际经验的情况，而“自上而下”法则适用于大型系统的设计。在实践中，往往把这两种方法结合起来使用，即一方面采用“自上而下”定义整个系统，另一方面，采用“自下而上”逐步开发，也就是“自上而下地总体规划，自下而上地应用开发”，这是建设管理信息系统的正确策略。
二、开发管理信息系统应用项目的基本方法：
用工程的方法开发MIS的具体方法很多，归纳起来可以分为生命周期法和原型法两大类。
1、原型法的基本思想是在识别用户最基本需求基础上，先开发一个初始的原型系统，然后通过使用原型系统，开发者与用户交换意见，反复修改和扩充原型，直到形成最终系统。
2、生命周期法，就是按照MIS生命周期的概念严格地按照系统生命周期的各个过程和步骤去开发系统。生命周期法的开发思想：在用户提出了开发新系统的要求后，首先是对开发新系统的必要性和可能性进行可行性分析。只有当可行性分析确认可以开发项目以后才可对原系统进行详细调查，进行数据分析和功能分析，完成新系统的逻辑设计。最后写出系统分析报告，送交用户单位领导审核和批准。以上是系统分析阶段，下一步是以完成系统物理设计为主要工作内容的系统设计阶段。同样地，系统设计阶段的成果也要经过领导审核，然后才可进入系统实施阶段，即开始编写和调试程序，完成技术文件，做好系统转换、系统运行和系统评价等工作。
3、对于大系统或系统开发缺乏经验的情况，采用生命周期法可以立足全局，步步为营，减少返工，有利于提高开发质量，加快工程进度。否则，急于求成，盲目设计，必将付出高昂代价，甚至以失败而告终。

4、英语文献翻译

The FPGA and SerDes we use cost about $40, about a third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11]. Using this hardware we currently achieve event rates that are about three to four times faster than in [11].
Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive path. The parallel interface is usually used for on-board, the serial for off-board communication.
我们所用的FPGA和串并转换器（SerDes）只花了四十元，而执行[11] 里所述的系统中不可或缺的Xilinx Virtex-II Pro 系列 FPGA，最便宜的也要三倍于这个价钱。目前通过使用这个硬件，我们实现的事件率比起[11] 所表述的系统较快三至四倍。
这种串并转换器在本机接收由并行总线传输过来的数据，然后通过串行输出口以多倍于并行接口的速度传送出去；而在串行的接收路径反之亦然。通常并行接口是用于机载通信，而串行接口用于机外通信。

• In the approach described in [11], the receiver simply drops events if it is not ready to receive them. We implemented a flow-control scheme that ensures that all events reach its destination. In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is available.
• The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in
 在[11]里所阐述的方法，如果接收器还未准备接收事件数据，它会直接就删除事件。我们执行一个信息流控制设计以确保所有的事件都到达目的地。若是接收器因为没有必要的接收缓冲空间导致目前不能接收事件，它可以通知发送者停止发送直到可用空间的出现。
 选择这类FPGA封装可以进行内部组装与维修，相反于下列组件所使用的球栅阵列封装：

[11].
1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas Instruments. The TLK2501 supports up to 2.5Gbit/s, the TLK3101 supports up to 3.125Gbit/s, and has on-chip termination resistors. As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK3101. Our system both supports the TLK2501 and the TLK3101 as an assembly option. We also successfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 2.5Gbit/s.
On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive bus. They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11]. With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial speed.
[11].
1. SerDes -TI TLK2501 / TLK3101：可以在我们系统使用的SerDes是德克萨斯仪器公司生产的TLK2501 或TLK3101。TLK2501可支持高达2.5Gbit/s带宽，the TLK3101则可达3.125Gbit/s，且还有片内终止电阻。由于正确终止差分示踪不是个平常的版面工作，比较容易实现是对TLK3101进行PCB版图操作。我们的系统都支持TLK2501和TLK3101这两个组装选择。我们也成功把TLK2501和TLK3101组合，互相以2.5Gbit/s通信。
在SerDes的并行一边，这些芯片都有个16位输出和16位接收总线。它们用8/10位编码，其他方面也与 [11]系统中使用的Rocket收发器相同。以16位码字长度和8/10位编码的配置，SerDes并行接口的运行速度只有串行接口的1/20。

2) Cables & Connector Pin-Out: We are using Serial ATA connectors and cables to create Serial AER connections between our boards in multi-chip experimental setups. The connectors have seven pins, two differential pairs and three ground pins. With a SATA cable connecting boards A and B, we use the first differential pair of the cable to transmit serial AER data from the SerDes on A to the SerDes on B. The second differential pair is used to feed back a flow-control signal from the FPGA on B to the FPGA on A.
On the connector pins 2/3 are SerialAER+/-, pins 5/6 are FlowControl+/-. The remaining pins are the shielding, which we simply left unconnected on both sides, thus having a floating shield.
2. 线缆与连接器引出线：我们多芯片实验设备的板与板之间的串行连接是使用串行ATA连接器与线缆来实现。该连接器共有七根线，两对差分线和三根地线。通过一条SATA线缆将A板与B板连接，我们利用线缆的第一个对差分线从A板上的SerDes将串行AER数据传送到B板上的SerDes。另一对差分线是用于把信息流控制信号从B板的FPGA反馈回A板上的FPGA。
连接器的第2/3线是串行AER+/-，第5/6线是信息流控制+/-。剩余的线作为屏蔽，两边都留着不连接，形成一个悬浮屏蔽罩。

3) AC Coupling: We decided to use AC coupled instead of the simpler DC coupled serial links. With AC coupled links there is no common ground reference over all the boards in a system. This eliminates board-to-board ground-bounce problems, and also reces line frequency injection.
3. AC 耦合：我们决定用AC耦合链路而不是较简单的DC耦合链路。用AC耦合链路能使系统中的所有版块都没有公共接地参照。这可以消除板对板的地电压反弹问题，而且还可以减少行频注入。

【英语牛人团】

5、英语文献翻译,可以加分，百度谷歌这些翻译软件就别回答了

The FPGA and SerDes we use cost about $40, about a third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11]. Using this hardware we currently achieve event rates that are about three to four times faster than in [11].
Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive path. The parallel interface is usually used for on-board, the serial for off-board communication.
我们所用的FPGA和串并转换器（SerDes）只花了四十元，而执行[11] 里所述的系统中不可或缺的Xilinx Virtex-II Pro 系列 FPGA，最便宜的也要三倍于这个价钱。目前通过使用这个硬件，我们实现的事件率比起[11] 所表述的系统较快三至四倍。
这种串并转换器在本机接收由并行总线传输过来的数据，然后通过串行输出口以多倍于并行接口的速度传送出去；而在串行的接收路径反之亦然。通常并行接口是用于机载通信，而串行接口用于机外通信。

• In the approach described in [11], the receiver simply drops events if it is not ready to receive them. We implemented a flow-control scheme that ensures that all events reach its destination. In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is available.
• The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in
 在[11]里所阐述的方法，如果接收器还未准备接收事件数据，它会直接就删除事件。我们执行一个信息流控制设计以确保所有的事件都到达目的地。若是接收器因为没有必要的接收缓冲空间导致目前不能接收事件，它可以通知发送者停止发送直到可用空间的出现。
 选择这类FPGA封装可以进行内部组装与维修，相反于下列组件所使用的球栅阵列封装：

[11].
1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas Instruments. The TLK2501 supports up to 2.5Gbit/s, the TLK3101 supports up to 3.125Gbit/s, and has on-chip termination resistors. As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK3101. Our system both supports the TLK2501 and the TLK3101 as an assembly option. We also successfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 2.5Gbit/s.
On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive bus. They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11]. With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial speed.
[11].
1. SerDes -TI TLK2501 / TLK3101：可以在我们系统使用的SerDes是德克萨斯仪器公司生产的TLK2501 或TLK3101。TLK2501可支持高达2.5Gbit/s带宽，the TLK3101则可达3.125Gbit/s，且还有片内终止电阻。由于正确终止差分示踪不是个平常的版面工作，比较容易实现是对TLK3101进行PCB版图操作。我们的系统都支持TLK2501和TLK3101这两个组装选择。我们也成功把TLK2501和TLK3101组合，互相以2.5Gbit/s通信。
在SerDes的并行一边，这些芯片都有个16位输出和16位接收总线。它们用8/10位编码，其他方面也与 [11]系统中使用的Rocket收发器相同。以16位码字长度和8/10位编码的配置，SerDes并行接口的运行速度只有串行接口的1/20。

2) Cables & Connector Pin-Out: We are using Serial ATA connectors and cables to create Serial AER connections between our boards in multi-chip experimental setups. The connectors have seven pins, two differential pairs and three ground pins. With a SATA cable connecting boards A and B, we use the first differential pair of the cable to transmit serial AER data from the SerDes on A to the SerDes on B. The second differential pair is used to feed back a flow-control signal from the FPGA on B to the FPGA on A.
On the connector pins 2/3 are SerialAER+/-, pins 5/6 are FlowControl+/-. The remaining pins are the shielding, which we simply left unconnected on both sides, thus having a floating shield.
2. 线缆与连接器引出线：我们多芯片实验设备的板与板之间的串行连接是使用串行ATA连接器与线缆来实现。该连接器共有七根线，两对差分线和三根地线。通过一条SATA线缆将A板与B板连接，我们利用线缆的第一个对差分线从A板上的SerDes将串行AER数据传送到B板上的SerDes。另一对差分线是用于把信息流控制信号从B板的FPGA反馈回A板上的FPGA。
连接器的第2/3线是串行AER+/-，第5/6线是信息流控制+/-。剩余的线作为屏蔽，两边都留着不连接，形成一个悬浮屏蔽罩。

3) AC Coupling: We decided to use AC coupled instead of the simpler DC coupled serial links. With AC coupled links there is no common ground reference over all the boards in a system. This eliminates board-to-board ground-bounce problems, and also reces line frequency injection.
3. AC 耦合：我们决定用AC耦合链路而不是较简单的DC耦合链路。用AC耦合链路能使系统中的所有版块都没有公共接地参照。这可以消除板对板的地电压反弹问题，而且还可以减少行频注入。

【英语牛人团】

6、信息管理方式发展的三个阶段是什么

信息资源管理我们可以将其划分为三个典型的阶段，即传统管理阶段、技术管理阶段和信息资源管理阶段。
1）传统管理阶段以信息资源管理为核心，以图书馆为象征，同时也包含档案管理和其他文献资料管理。图书馆并不知此时此地之“藏”何时何地才能被“用”，很难解决文献收藏和利用之间的矛盾；传统图书馆在提供文献信息利用方面存在滞后现象以及过分“藏”的缺点。许多人对图书馆没有明确目标的文献信息资源收藏和管理模式表示怀疑。
2）技术管理阶段以信息流的控制为核心，以计算机为工具，以自动化信息处理和信息系统建造为主要工作内容，使得技术因素和技术专家占主导地位；在信息技术的支持下克服由“信息爆炸”带来的利用方面的问题时，当信息技术无能为力、达不到预期目标时，人们误以为是技术不够先进，完全忽视了信息，管理中其他因素的作用。
3）资源管理阶段将信息看作资源，对信息实施资源性管理。信息技术的高度发展使得信息能够高效处理、传播、利用和共享的同时，也产生了信息安全、信息利用的问题；网络的迅速扩张带来的信息污染、信息混乱、信息犯罪、信息、侵权以及难以配置信息资源等问题；把技术、经济、人文结合起来是急需解决的课题。

7、英文文献翻译，百度谷歌翻译软件就别来了。

Abstract— In recent years there have been an increasing number of research groups that have begun to develop multi-chip address-event systems. The communication protocol used to transmit signals between these systems’ components is based on the Address-Event Representation (AER). It is therefore important to have access to robust and reliable AER communication infrastructures for streamlining the systems’ development and prototyping stages.
We propose an AER communication infrastructure that can be easily interfaced to workstations or laptops ring a prototyping phase, and that can be embedded into compact and low-cost systems in the application phase. The infrastructure proposed uses a novel serial AER interface with flow-control, overcomes many of the drawbacks observed with previous solutions, and can achieve event rates of up to 78.125MHz for 32bit AEs.
摘要 – 近年来, 已涉足研发多芯片AE系统的研究小组日益增多。这些系统元件之间传输信号所使用的通信协议是基于AER。为了提高这些系统在开发和成型阶段的效率，能获得坚实耐用和可靠性强的AER通信基础设备显得尤为重要。
我们推荐一种在其原型开发期间易于连接至工作站或者笔记本电脑, 而且在使用期可以嵌入到小巧和低价系统的AER通信基础设备。这基础设备使用的是一种新颖的，可控流量的连续AER接口，它克服了以前的解决方案所遭遇的难题，而且，以32位的AE为例，其事件率可达78.125MHz。

I. INTRODUCTION
In recent years a new class of distributed multi-chip neuromorphic systems have emerged, e.g. [1]–[4].These systems are typically composed of one or more neuromorphic sensors (e.g. [5], [6]), tional architectures, often based on networks of silicon neurons and synapses e.g.[7], and potentially of interfaces to robotic actuators for implementing real-time sensory-processing behaving systems.
1. 概论
近年来出现了一种新类的分布式多芯片神经形态系统，例1]–[4]。这些系统通常是由一个或多个神经传感器组成，例[5], [6]。（此句不全），经常是基于硅神经元与突触网络，例 [7]，而且可能连接至机器人驱动器，以执行实时感官行为处理系统。,

A.The Address-Event Representation
Multiple research groups are developing a wide variety of multi-chip neuromorphic systems in parallel. The characteristic that all these systems have in common is the data representation and the communication protocol used. Each component in these systems can receive and transmit information using the Address-Event Representation (AER) [8], [9] communication protocol. In this representation, input and output signals are real-time digital events that carry analog information in their temporal relationships (inter-spike intervals). Each event is represented by a binary word encoding the address of the sending node. Output signals of sending elements are converted into streams of Address-Events ( e.g. using pulse-frequency molation in the case of silicon neurons), and multiplexed onto an asynchronous digital bus.

A. AER
多个研究小组正在研发多种多样的并联多芯片神经形态系统。这些系统的共同特点是数据的表示方式和使用的通信协议。这些系统的每个元件能够利用AER通信协议[8], [9]来收发信息；所输入或输出的信号都是在它们的时态关系中传送模拟信息的实时数字事件（神经元放电间隔）。
每个事件是以一个二进制字把发送地址译为编码来表示。元件发送的输出信号被转换为AE信息流 （例：硅神经元所使用的是脉冲频率调制），然后多路复用至异步数字总线。

【英语牛人团】高难度，要加分哟！！

8、请列举信息系统信息的来源都有哪些？什么是信息源

信息系统信息的来源都有：各种信息机构，不仅包括传统印刷型文献资料，也包括现代电子图书报刊；不仅包括各种信息储存和信息传递机构，也包括各种信息生产机构。

信息源一般指通过某种物质传出去的信息，即是信息的发源地/来源地（包括信息资源生产地和发生地、源头、根据地）。

联合国教科文组织出版的《文献术语》定义为：个人为满足其信息需要而获得信息的来源，称为“信息源”。一切产生、生产、贮存、加工、传播信息的源泉都可以看作是信息源。

(8)文献信息流扩展资料：

信息系统，是由计算机硬件、网络和通信设备、计算机软件、信息资源、信息用户和规章制度组成的以处理信息流为目的的人机一体化系统。主要有五个基本功能，即对信息的输入、存储、处理、输出和控制。

一般来说，信息系统具有如下几个概念：

信息系统是任何组织中都有的一个子系统，是为了生产和管理服务的。对于从事物质生产及具体工作的部门来说，它总是管理或控制系统中的一部分。

信息系统有别于其它子系统，像人的神经系统分布于全身每一个器官一样，信息系统也渗透到组织中的每一个部门当中。

信息系统的作用与其它系统有些不同，它不从事某一具体的实物性工作，而是关系全局的协调一致。因而组织越大，改进信息系统所带来的经济效益也就越大。信息系统的运转情况与整个组织的效率密切相关。

9、数据流和信息流怎么区别？

数据流（data stream）最初是通信领域使用的概念，代表传输中所使用的信息的数字编码信号序列。然而，我们所提到的数据流概念与此不同。这个概念最初在1998年由Henzinger在文献87中提出，他将数据流定义为“只能以事先规定好的顺序被读取一次的数据的一个序列”。
信息流有广义和狭义两种。广义指在空间和时间上向同一方向运动过程中的一组信息，它们有共同的信息源和信息的接收者，即由一个信息源向另一个单位传递的全部信息的集合。狭义指信息的传递运动，这种传递运动是在现代信息技术研究、发展、应用的条件中，信息按照一定要求通过一定渠道进行的。
随着社会的信息化和信息大量涌现，以及人们对信息要求的激增，信息流形成了错综复杂、瞬息万变的形态。这种流动可以在人和人之间、人和机构之间、机构内部以及机构与机构之间发生，包括有形流动和无形流动，前者如报表、图纸、书刊等，后者如电信号、声信号、光信号等。在社会经济生活中，随着商流、物流与资金流的分离，信息流的作用越来越重要，其功能主要体现在沟通连接、引导调控、辅助决策以及经济增值等方面。