intel服务器架构

1、PowerPC的构架跟Intel的构架具体区别在哪些地方

Intel的构架就是采用cisc（Complex Instruction Set Computer,复杂指令架构计算机）架构的处理器．大多数CPU厂商(如AMD,Intel)生产的就是这种处理器。在CISC处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。 诸如IA－32、x86－32、x86－64都是属于x86架构的。如Intel的32位服务器Xeon（至强）处理器系列、AMD的全系列，还有VIA的全系列处理器产品都属于x86架构的。
PowerPC是整个AIM平台的一部分，并且是到目前为止唯一的一部分。PowerPC 的历史可以追溯到早在1990年随RISC System/6000一起被介绍的IBM POWER架构。该设计是从早期的RISC架构（比如IBM 801）与MIPS架构的处理器得到灵感的。PowerPC 体系结构是 RISC（精简指令集计算）体系结构的一个示例。因此：
所有 PowerPC（包括 64 位实现）都使用定长的 32 位指令。
PowerPC处理模型要从内存检索数据、在寄存器中对它进行操作，然后将它存储回内存。几乎没有指令（除了装入和存储）是直接操作内存的。
PowerPC构架没有独立的栈顶指针,这一点和X86体系结构是不同的。

2、Intel 服务器级别的CPU区别

简单理解，主频之前的英文都是核心代号。这个一般不用看。
主频可以理解为CPU的性能，越高越好。核心，就可以理解为几个人同时在工作。这个看需求
后面是内存的支持数量，类型等
不懂继续问，满意请采纳

3、电脑和服务器X86架构和X64架构的区别？

实际上X86架构是基础架构，X64架构是基于X86的，也可称为X86-64架构。具体介绍如下：
x86或80x86是英特尔Intel首先开发制造的一种微处理器体系结构的泛称。该系列较早期的处理器名称是以数字来表示，并以“86”作为结尾，包括Intel 8086、80186、80286、80386以及80486，因此其架构被称为“x86”。x86架构于1978年推出的Intel 8086中央处理器中首度出现，它是从Intel 8008处理器中发展而来的，而8008则是发展自Intel 4004的。8086在三年后为IBM PC所选用，之后x86便成为了个人计算机的标准平台，成为了历来最成功的CPU架构，如Pentium、Athlon。现在，Intel把x86-32称为IA-32，全名为“Intel Architecture, 32-bit”。
x86-64架构诞生颇有时代意义。当时处理器的发展遇到了瓶颈，内存寻址空间由于受到32位CPU的限制而只能最大到约4G。AMD主动把32位x86（或称为IA-32）扩充为64位。它以一个称为AMD64的架构出现（在重命名前也称为x86-64），且以这个技术为基础的第一个产品是单内核的Opteron和Athlon 64处理器家族。由于AMD的64位处理器产品线首先进入市场，且微软也不愿意为Intel和AMD开发两套不同的64位操作系统，Intel也被迫采纳AMD64指令集且增加某些新的扩充到他们自己的产品，命名为EM64T架构（显然他们不想承认这些指令集是来自它的主要对手），EM64T后来被Intel正式更名为Intel 64。这两者被统称为x86-64或x64，开创了x86的64位时代。
关于32位系统与64位系统的比较，速度并不是唯一的考量因素。也不能因为数字上的变化，简单地认为64位CPU的性能是32位CPU的两倍。实际在目前阶段64位的应用程序并不多，即便有，很多也只是因为其32位的版本无法在64位操作系统上运行而产生的。而没有真正做过64位优化的程序，性能上并不会带来太大的提升。相反，在32位的应用上 ，跑32位的CPU性能甚至会更强。另一方面，由于32位的Windows系统最大只支持3.25G的内存，而64位的Windows系统则可以最大支持128G的内存。所以，当电脑内存大于4G时，就要果断采用64位系统了。

4、Intel有几种架构？

q8400的主频为2.66g,e8400的主频为3.0g，怎么可能q8400是e8400拼成的呢？
还有是不是原生四核对于终端用户而言，是没有多大关系的，关键还是看性能的。
还有对于cpu核心而言，生产成本是很低的，就算是用两个e8400拼成的，卖出来还不是赚死你的钱。
intel对于原生四核的研究要比amd差很多，但intel
core单核心性能很强，所以无论怎么拼，也就无所谓了。intel不是不想用原生四核，实际原生四核的成本，也比拼成的低不了多少。你再怎么省，也得四个核心呀。

5、intel下一代服务器cpu平台

如果按照Intel过往的命名方式，下一代服务器平台可能会命名为Ice Lake-X、Ice Lake-SP，也就是Ice Lake架构的高性能平台及可扩展服务器平台。

但是目前Intel并没有发布这样的产品，所以实际情况还得上市才能确定。

--

下面是新一代10纳米Intel处理器的介绍：

如上路线图显示，Intel在12月12日在美国举行了架构日，透露了未来几年的处理器发展方向。

2019年的新架构是“Sunny Cove”(阳光海湾)，重点变化包括：单线程性能提升、降低功耗、加入降低延迟的新算法、改进扩展性、可并行执行更多操作、增大关键缓冲区和缓存，优化以数据为中心的工作负载、可加速AI、加密等专用计算任务的新功能、针对特定用例和算法的架构扩展，比如提升加密性能的新指令、矢量AES/SHA-NI、压缩/解压等。

将采用10nm工艺制造，集成第11代核显，对应的处理器代号就是之前已经公布的“Ice Lake”。Intel表示，Sunny Cove能够减少延迟、提高吞吐量、提升并行计算能力，改善游戏、多媒体、数据等相关应用体验，会成为下一代酷睿、至强处理器的基础架构，将在明年晚些时候登场。

2020年的新架构是“Willow Cove”(柳树海湾)，重新设计缓存，对晶体管进行新的优化(，并有新的安全特性(猜测可能为硬件上基本免疫熔断/幽灵漏洞)。

2021年的新架构是“Golden Cove”(金色海湾)，继续提升单线程性能，并强化AI、5G、网络、性能，继续强化安全性。

6、Intel的处理器架构与Risc处理器架构相比，有什么区别？只说处理器架构这部分，详细点谢谢！

呀 悬赏分都没有，还想要详细点的！Intel的处理器架构：IA－32、IA－64、x86－32、x86－64，但是其实它们分属于两类，IA－32、x86－32、x86－64都属于x86 以上是服务器用的cpu,
Risc处理器架构有IBM的Power4、Compaq Alpha 213 64、HP PA－8X00、Sun的UltraSPARC III、SGI的MIPS 64 20Kc等。是一种按处理器指令执行方式划分的类型

7、intel的平台跟架构有什么关系？各个平台之间有什么区别？

简单地说，架构是指CPU是基于什么结构，比如多少纳米，多少组晶体管什么的， 平台则是指用于支持CPU运转的芯片组，也就是主板和内存什么的， 不同的平台支持不同的CPU，比如你需要买最新的I7-4770CPU，那么你就需要配置HASWELL平台，购买相应的8系列主板(Z87)，同时8系列的主板是不支持第三代CPU的I73770， 如果你需要买I73770，那就需要配置IVB平台，主板就是7系列的（Z77)。

8、Intel架构指的是什么?X86服务器跟这个有什么关系?

x86是指Inter
的80X86的CUP
服务器当然就是更高些的CUP了
构架就是主机的构架··

9、英特尔架构的常见架构

Netburst微架构是P6微架构的后继者，第一个使用这架构的是Willamette核心，于2000年推出。Willamette是第一代奔腾处理器所用的核心，而全部的奔腾 IV处理器都是使用Netburst微架构。2001年推出的Foster（至强处理器）也是使用本架构，同时基于奔腾IV的赛扬、赛扬 D，以及双核心的奔腾 D、奔腾 Extreme Edition都是使用本架构。
立足于性能而设计的英特尔NetBurst微架构将频率提升超过了40%，虽然IPC值较低，但由于频率的增加弥补了不足（性能=频率×IPC），并且为最终用户提供了更高的整体性能。和P6微架构一样，英特尔NetBurst微架构凭借无序推测执行，尽管分支预测算法相当精确，但也不可能100%正确。
为了使由于分支误预测而引起的损失降到最低并使IPC均值最大化，采用扩展深度流水线技术的Intel NetBurst微架构极大地减小了分支预测错误的数量，并提供了从这些错误恢复的快速方法。为了能使误预测引起的损失最小，英特尔NetBurst微架构实现了高级动态执行引擎和一个执行跟踪缓存。
不过值得一提的是，英特尔NetBurst微架构中使用了超流水线技术，这使得流水线的深度相比P6微处理器体系结构的提高了一倍，不过在后来的实际应用中表明提高流水线长度之后会令执行效率大幅度降低，
能够弥补这个问题的办法只能是再次提高主频和增加二级缓存容量。
不过由于当时处理器工艺制成的限制，导致处理器的主频的可提升空间越来越小， 与此同时巨大的缓存容量也是一个负担，这不仅提高了成本，也令发热量骤升。这一点使得英特尔必须要及时地对处理器微架做出新的，根本性地调整。 由于NetBurst架构已经无法满足未来处理器发展的需要，所以英特尔于2006年推出了具有革新意义的Core微架构。
1．流水线效率大幅度提升
主频至上的处理器研发思路显然已经被淘汰。Core微架构的处理器将超流水线缩短到14级，这将大幅度提升整体效率。此外Core微架构采用了四组指令编译器，就是指能够在单一频率周期内编译四个x86指令。这四组指令编译器由三组简单编译器（Simple Decoder）与一组复杂编译器（Complex Decoder）组成。四组指令编译器中，仅有复杂编译器可处理最多由四个微指令所组成的复杂x86指令。如果不幸碰到非常复杂的指令，复杂编译器就必须呼叫微码循序器（Microcode Sequencer），以便取得微指令序列。
为了配合超宽的编译单元，Core微架构的指令读取单元在一个频率周期内，从第一阶指令快取中，抓取六个x86指令至指令编译缓冲区（Instruction Queue），判定是否有符合宏指令融合的配对，然后再将最多五个x86指令，交派给四组指令编译器。四组指令编译器在每个频率周期中，发给保留站（Reservation Station）四个编译后的微指令，保留站再将存放的微指令交派（dispatch）给五个执行单元。
因为x86指令集的指令长度、格式与定址模式都相当混乱，导致x86指令解码器的设计是非常困难的。但是如今的局面已经有所改变，一方面是高主频对于四组精简结构有着很大的依赖性，另一方面是其它辅助性技术也能很大程度上弥补解决定址模式混乱的难题。毫无疑问，英特尔的这一创举将是在处理器核心架构设计上具有里程碑意义的。
2．全新的整数与浮点单元
从P6到NetBurst架构，整数与浮点单元的变化还是相当明显，不过Core微架构的变化也同样不小，只是部分关键技术又改回P6架构时代的设计。Core具备了3个64bit的整数执行单元，每一个都可以单独完成的64位整数运算操作。
能够独立完成64bit整数运算对英特尔 x86处理器来说还是头一回，这也让Core得以走在了竞争对手的前列。此外，64bit的整数单元使用彼此独立的数据端口，因此Core能够在一个周期内同时完成3组64bit的整数运算。极强的整数运算单元使得Core在包括游戏、服务器项目、移动等方面都能够发挥广泛而强大的作用。
在以往的NetBurst架构中，浮点单元的性能很一般，Core构架针对这个问题进行了不小的改进。Core构架拥有2个浮点执行单元同时处理向量和标量的浮点运算，其中一个浮点单元执行负责加减等简单的处理，而另一个浮点单元则执行负责乘除等运算。尽管不能说Core构架令浮点性能有很大幅度的提升，但是其改进效果还是显而易见的。
3．数据预读机制与缓存结构
Core微架构的预读取机制还有更多新特性。数据预取单元经常需要在缓存中进行标签查找。为了避免标签查找可能带来的高延迟，数据预取单元使用存储接口进行标签查找。存储操作在大多数情况下并不是影响系统性能的关键，因为在数据开始写入时，处理器即可以马上开始进行下面的工作，而不必等待写入操作完成。缓存/内存子系统会负责数据的整个写入到缓存、复制到主内存的过程。
此外，Core架构使用了Smart Memory Access算法，这将帮助处理器在前端总线与内存传输之间实现更高的效率。
Core架构的缓存系统也令人印象深刻。双核心Core架构的二级缓存容量高达4MB，且两个核心共享，访问延迟仅12到14个时钟周期。每个核心还拥有32KB的一级指令缓存和一级数据缓存，访问延迟仅仅3个时钟周期。从 NetBurst架构开始引入的追踪式缓存（Trace Cache）在 Core架构中消失了。NetBurst 架构中的追踪式缓存的作用与常见的指令缓存相类似，是用来存放解码前的指令的，对NetBurst架构的长流水线结构非常有用，而Core架构回归相对较短的流水线之后，追踪式缓存也随之消失。 经历Core微架构的辉煌之后，英特尔再接再厉，于2008年末推出了新的Nehalem微架构， 它基本是建立在Core微架构的骨架上，外加增添了SMT、3层Cache、TLB和分支预测的等级化、IMC、QPI和支持DDR3等技术，比起从Pentium4的NetBurst架构到Core 微架构的较大变化来说，从Core微架构到Nehalem微架构的基本核心部分的变化则要小一些。
1.QPI总线技术
Nehalem架构使用的QPI总线是基于数据包传输（packet-based）、高带宽、低延迟的点到点互连技术（point to point interconnect），速度达到6.4GT/s（每秒可以传输6.4G次数据）。每一条连接（link）是20bit位宽的接口，使用高速的差分信号（differential signaling）和专用的时钟通道（dedicated clock lane），这些时钟通道具有失效备援（failover）。QPI数据包是80bit的长度，发送需要用4个周期。尽管数据包是80bit，但只有64bit是用于数据，其它的数据位则是用于流量控制、CRC和其它一些目的。这样，每条连接就一次传输16bit（2Byte）的数据，其余的位宽则是用于CRC。由于QPI总线可以双向传输，那么一条QPI总线连接理论最大值就可以达到25.6GB/s（2×2B×6.4GT/s）的数据传送。单向则是12.8GB/s。（更详细资料参考“快速通道互联QPI”词条）
2.IMC整合内存控制器
Nehalem架构的IMC（integrated memory controller，整合内存控制器），可以支持3通道的DDR3内存，运行在1.33GT/s（DDR3-1333），这样总共的峰值带宽就可以达到32GB/s。不过还并不支持FB-DIMM，要Nehalem EX（Beckton）才有可能会支持FB-DIMM（Fully Buffered-DIMM，全缓冲内存模组）。每通道的内存都能够独立操作，控制器需要乱序执行来降低（掩盖）延迟。（更详细资料参见整合内存控制器词条）
3.SMT
同步多线程（Simultaneous Multi-Threading，SMT）技术又重新回归到了Nehalem架构，这最早出现在130纳米的奔腾IV上。对于打开了SMT的处理器来说，将会遭受到更多的命中失败，并需要使用更多的带宽。所以Nehalem比奔腾IV是更适合使用SMT的。
Nehalem的同步多线程（Simultaneous Multi-Threading，SMT）是2-way的，每核心可以同时执行2个线程。对于执行引擎来说，在多线程任务的情况下，就可以掩盖单个线程的延迟。SMT功能的好处是只需要消耗很小的核心面积代价，就可以在多任务的情况下提供显著的性能提升，比起完全再添加一个物理核心来说要划算得多。这个和以前P4的HT技术是一样的，但比较起来，Nehalem的优势是有更大的缓存和更大的内存带宽，这样就更能够有效的发挥。按照英特尔的说法，Nehalem的SMT可以在增加很少能耗的情况下，让性能提升20-30%。（更详细资料参见同步多线程技术词条）
4.全新设计的缓存体系
Nehalem的每个核心有一个私有的通用型L2，是8路联合的256KB，访问速度相当快。Nehalem的L2相对于其L1D来说，既不是包含式（inclusive）也不是独占式（exclusive），可以在两个核心的私有缓存（L1D和L2）之间传递数据，尽管不能够达到全速。
与Core微架构相比，Nehalem新增加了一层L3缓存，这是为了多个核心共享数据的需要（Nehalem-EX具有8个核心），也因此这个L3的容量很大。从架构上看，Nehalem架构的处理器所配备的16路联合、8MB的L3对于前两级来说，是完全包含式的，并且由4个核心共享。（更详细资料参见新增缓存层级体系词条）

10、intel i处理器有哪几种架构，三个等级有什么区别？

酷睿I系列的CPU用的都是Nehalem架构的！I3的核心类型是Clarkdale，I5的核心类型是Lynnfield！其他的就是制作工艺、主频、2级及3级缓存、睿频技术和指令集不同！至于高清显卡是I系列的CPU集成了GPU核心！但目前的技术只限于高清！能和880G芯片的集显差不多！玩不了什么游戏！具体的差距很大的！限于篇幅只能大概说下！