文獻信息流

1、常見信息資源管理方法？

1、文件管理；

2、電子表格管理；

3、資料庫管理；

4、網路資料庫管理。

信息資源管理的發展是具有階段性的。共四個階段，即物理控制、自動化技術管理、信息資源管理和知識管理。可以用推動力量、戰略目標、基本技術、管理方法和組織狀態等因素進行比較。中國的大部分企業尚處於前三個階段，屬於初中級水平階段。

信息資源管理包括數據資源管理和信息處理管理。數據資源管理強調對數據的控制，後者關心管理人員在一條件下如何獲取和處理信息，且強調企業信息資源的重要性。

(1)文獻信息流擴展資料：

信息資源管理的沿革與發展：

1、傳統管理階段：以信息源管理為核心，以圖書館為象徵，同時也包含檔案管理和其他文獻資料管理。

2、信息管理階段：以信息流的控制為核心，以計算機為工具，以自動化信息處理和信息系統建造為主要工作內容。

3、信息資源管理階段：信息資源管理(IRM)概念的提出基於兩個背景：一方面，是信息管理階段純粹的技術手段不能實現對信息的有效控制和利用;另一方面，也是更重要的原因，是當代社會經濟發展使得信息成為一種重要的資源。

迫切需要從經濟的角度思考問題，並對這種資源進行優化配置和管理。把技術、經濟、人文三種手段有機結合起來，對網路信息資源進行管理成為信息資源管理需要研究解決的核心課題。

參考資料來源：網路-信息資源管理

2、翻譯一段文獻

Timmers(1998)為商業模式提供了一種定義。定義如下：
·一種商品，服務和信息流通的架構，包含了對於各個商業參與者的描述與他們的職責
·對於各個商業參與者可能獲得的利益的描述
·對於財政收入的來源地描述

--------------
希望對你有幫助~

稍稍借鑒了以下一樓的翻譯……><\\

天~

3、試述為什麼要對文獻信息進行組織治理

一、開發管理信息系統主要有兩種策略：「自下而上」和「自上而下」。
1、有些組織在沒有制定總體規劃的情況下，出於某一部門的要求，就開始項目開發，這就是「自下而上」，這種策略從現行系統的業務狀況出發，先實現一個個具體的功能，逐步地由低級到高級建立整個MIS。因為任何一個MIS的基本功能鍵是數據處理，所以「自下而上」方法首先從研製各項數據處理應用開始，然後根據需要逐步增加有關計劃，控制和決策方面的功能。顯然，在條件不具備的情況下，採用「自下而上」的策略設計信息系統可以避免大規模系統可能出現的運行不協調的危險，但缺點是不能象想像那樣完整周密，由於事先沒有從整個系統出發充分考慮到情況的發展和變化，隨著系統的進展，往往需要重新設計許多模塊。
2、「自上而下」的策略強調由全面到局部，由長遠到近期，從上到下，從探索研製合理的信息流出發，設計出適合於這種信息流的信息系統。這種策略從整體上協調和規劃，要求很強的邏輯性，因而難度較大，但這是一種更為重要的策略，因為整體性是系統的基本特性，雖然一個系統由許多子系統構成，但它們又是一個不可分割的整體。
3、通常，「自下而上」策略用於小型系統的設計，它適用於對系統開發工作缺乏實際經驗的情況，而「自上而下」法則適用於大型系統的設計。在實踐中，往往把這兩種方法結合起來使用，即一方面採用「自上而下」定義整個系統，另一方面，採用「自下而上」逐步開發，也就是「自上而下地總體規劃，自下而上地應用開發」，這是建設管理信息系統的正確策略。
二、開發管理信息系統應用項目的基本方法：
用工程的方法開發MIS的具體方法很多，歸納起來可以分為生命周期法和原型法兩大類。
1、原型法的基本思想是在識別用戶最基本需求基礎上，先開發一個初始的原型系統，然後通過使用原型系統，開發者與用戶交換意見，反復修改和擴充原型，直到形成最終系統。
2、生命周期法，就是按照MIS生命周期的概念嚴格地按照系統生命周期的各個過程和步驟去開發系統。生命周期法的開發思想：在用戶提出了開發新系統的要求後，首先是對開發新系統的必要性和可能性進行可行性分析。只有當可行性分析確認可以開發項目以後才可對原系統進行詳細調查，進行數據分析和功能分析，完成新系統的邏輯設計。最後寫出系統分析報告，送交用戶單位領導審核和批准。以上是系統分析階段，下一步是以完成系統物理設計為主要工作內容的系統設計階段。同樣地，系統設計階段的成果也要經過領導審核，然後才可進入系統實施階段，即開始編寫和調試程序，完成技術文件，做好系統轉換、系統運行和系統評價等工作。
3、對於大系統或系統開發缺乏經驗的情況，採用生命周期法可以立足全局，步步為營，減少返工，有利於提高開發質量，加快工程進度。否則，急於求成，盲目設計，必將付出高昂代價，甚至以失敗而告終。

4、英語文獻翻譯

The FPGA and SerDes we use cost about $40, about a third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11]. Using this hardware we currently achieve event rates that are about three to four times faster than in [11].
Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive path. The parallel interface is usually used for on-board, the serial for off-board communication.
我們所用的FPGA和串並轉換器（SerDes）只花了四十元，而執行[11] 里所述的系統中不可或缺的Xilinx Virtex-II Pro 系列 FPGA，最便宜的也要三倍於這個價錢。目前通過使用這個硬體，我們實現的事件率比起[11] 所表述的系統較快三至四倍。
這種串並轉換器在本機接收由並行匯流排傳輸過來的數據，然後通過串列輸出口以多倍於並行介面的速度傳送出去；而在串列的接收路徑反之亦然。通常並行介面是用於機載通信，而串列介面用於機外通信。

• In the approach described in [11], the receiver simply drops events if it is not ready to receive them. We implemented a flow-control scheme that ensures that all events reach its destination. In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is available.
• The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in
 在[11]里所闡述的方法，如果接收器還未准備接收事件數據，它會直接就刪除事件。我們執行一個信息流控制設計以確保所有的事件都到達目的地。若是接收器因為沒有必要的接收緩沖空間導致目前不能接收事件，它可以通知發送者停止發送直到可用空間的出現。
 選擇這類FPGA封裝可以進行內部組裝與維修，相反於下列組件所使用的球柵陣列封裝：

[11].
1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas Instruments. The TLK2501 supports up to 2.5Gbit/s, the TLK3101 supports up to 3.125Gbit/s, and has on-chip termination resistors. As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK3101. Our system both supports the TLK2501 and the TLK3101 as an assembly option. We also successfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 2.5Gbit/s.
On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive bus. They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11]. With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial speed.
[11].
1. SerDes -TI TLK2501 / TLK3101：可以在我們系統使用的SerDes是德克薩斯儀器公司生產的TLK2501 或TLK3101。TLK2501可支持高達2.5Gbit/s帶寬，the TLK3101則可達3.125Gbit/s，且還有片內終止電阻。由於正確終止差分示蹤不是個平常的版面工作，比較容易實現是對TLK3101進行PCB版圖操作。我們的系統都支持TLK2501和TLK3101這兩個組裝選擇。我們也成功把TLK2501和TLK3101組合，互相以2.5Gbit/s通信。
在SerDes的並行一邊，這些晶元都有個16位輸出和16位接收匯流排。它們用8/10位編碼，其他方面也與 [11]系統中使用的Rocket收發器相同。以16位碼字長度和8/10位編碼的配置，SerDes並行介面的運行速度只有串列介面的1/20。

2) Cables & Connector Pin-Out: We are using Serial ATA connectors and cables to create Serial AER connections between our boards in multi-chip experimental setups. The connectors have seven pins, two differential pairs and three ground pins. With a SATA cable connecting boards A and B, we use the first differential pair of the cable to transmit serial AER data from the SerDes on A to the SerDes on B. The second differential pair is used to feed back a flow-control signal from the FPGA on B to the FPGA on A.
On the connector pins 2/3 are SerialAER+/-, pins 5/6 are FlowControl+/-. The remaining pins are the shielding, which we simply left unconnected on both sides, thus having a floating shield.
2. 線纜與連接器引出線：我們多晶元實驗設備的板與板之間的串列連接是使用串列ATA連接器與線纜來實現。該連接器共有七根線，兩對差分線和三根地線。通過一條SATA線纜將A板與B板連接，我們利用線纜的第一個對差分線從A板上的SerDes將串列AER數據傳送到B板上的SerDes。另一對差分線是用於把信息流控制信號從B板的FPGA反饋回A板上的FPGA。
連接器的第2/3線是串列AER+/-，第5/6線是信息流控制+/-。剩餘的線作為屏蔽，兩邊都留著不連接，形成一個懸浮屏蔽罩。

3) AC Coupling: We decided to use AC coupled instead of the simpler DC coupled serial links. With AC coupled links there is no common ground reference over all the boards in a system. This eliminates board-to-board ground-bounce problems, and also reces line frequency injection.
3. AC 耦合：我們決定用AC耦合鏈路而不是較簡單的DC耦合鏈路。用AC耦合鏈路能使系統中的所有版塊都沒有公共接地參照。這可以消除板對板的地電壓反彈問題，而且還可以減少行頻注入。

【英語牛人團】

5、英語文獻翻譯,可以加分，百度谷歌這些翻譯軟體就別回答了

The FPGA and SerDes we use cost about $40, about a third of the cost for the cheapest Xilinx Virtex-II Pro series FPGA necessary for implementing a system as in [11]. Using this hardware we currently achieve event rates that are about three to four times faster than in [11].
Such a Serializer-Deserializer locally receives data on a parallel bus and then sends it over a serial output at a multiple of the parallel interface speed and vice versa for the serial receive path. The parallel interface is usually used for on-board, the serial for off-board communication.
我們所用的FPGA和串並轉換器（SerDes）只花了四十元，而執行[11] 里所述的系統中不可或缺的Xilinx Virtex-II Pro 系列 FPGA，最便宜的也要三倍於這個價錢。目前通過使用這個硬體，我們實現的事件率比起[11] 所表述的系統較快三至四倍。
這種串並轉換器在本機接收由並行匯流排傳輸過來的數據，然後通過串列輸出口以多倍於並行介面的速度傳送出去；而在串列的接收路徑反之亦然。通常並行介面是用於機載通信，而串列介面用於機外通信。

• In the approach described in [11], the receiver simply drops events if it is not ready to receive them. We implemented a flow-control scheme that ensures that all events reach its destination. In case the receiver is currently unable to receive an event because it does not have the necessary receive buffer space available, it can tell the sender to stop until space is available.
• The FPGA package type chosen allow for in-house assembly and repair as opposed to the ball-grid-array package used in
 在[11]里所闡述的方法，如果接收器還未准備接收事件數據，它會直接就刪除事件。我們執行一個信息流控制設計以確保所有的事件都到達目的地。若是接收器因為沒有必要的接收緩沖空間導致目前不能接收事件，它可以通知發送者停止發送直到可用空間的出現。
 選擇這類FPGA封裝可以進行內部組裝與維修，相反於下列組件所使用的球柵陣列封裝：

[11].
1) SerDes - TI TLK2501 / TLK3101: The SerDes we can use on our system is either the TLK2501 or the TLK3101 from Texas Instruments. The TLK2501 supports up to 2.5Gbit/s, the TLK3101 supports up to 3.125Gbit/s, and has on-chip termination resistors. As terminating the differential traces correctly is not a trivial layout task, it is easier to achieve working PCB layouts with the TLK3101. Our system both supports the TLK2501 and the TLK3101 as an assembly option. We also successfully achieved mixed setups where TLK2501 and TLK3101 are communicating with each other at 2.5Gbit/s.
On the parallel side of the SerDes these chips have a 16bit transmit and a 16bit receive bus. They use 8bit/10bit coding and are also otherwise very similar to the Rocket IOs used in [11]. With the 16bit word length and the 8bit/10bit coding the SerDes parallel interfaces run at 1/20 of the serial speed.
[11].
1. SerDes -TI TLK2501 / TLK3101：可以在我們系統使用的SerDes是德克薩斯儀器公司生產的TLK2501 或TLK3101。TLK2501可支持高達2.5Gbit/s帶寬，the TLK3101則可達3.125Gbit/s，且還有片內終止電阻。由於正確終止差分示蹤不是個平常的版面工作，比較容易實現是對TLK3101進行PCB版圖操作。我們的系統都支持TLK2501和TLK3101這兩個組裝選擇。我們也成功把TLK2501和TLK3101組合，互相以2.5Gbit/s通信。
在SerDes的並行一邊，這些晶元都有個16位輸出和16位接收匯流排。它們用8/10位編碼，其他方面也與 [11]系統中使用的Rocket收發器相同。以16位碼字長度和8/10位編碼的配置，SerDes並行介面的運行速度只有串列介面的1/20。

2) Cables & Connector Pin-Out: We are using Serial ATA connectors and cables to create Serial AER connections between our boards in multi-chip experimental setups. The connectors have seven pins, two differential pairs and three ground pins. With a SATA cable connecting boards A and B, we use the first differential pair of the cable to transmit serial AER data from the SerDes on A to the SerDes on B. The second differential pair is used to feed back a flow-control signal from the FPGA on B to the FPGA on A.
On the connector pins 2/3 are SerialAER+/-, pins 5/6 are FlowControl+/-. The remaining pins are the shielding, which we simply left unconnected on both sides, thus having a floating shield.
2. 線纜與連接器引出線：我們多晶元實驗設備的板與板之間的串列連接是使用串列ATA連接器與線纜來實現。該連接器共有七根線，兩對差分線和三根地線。通過一條SATA線纜將A板與B板連接，我們利用線纜的第一個對差分線從A板上的SerDes將串列AER數據傳送到B板上的SerDes。另一對差分線是用於把信息流控制信號從B板的FPGA反饋回A板上的FPGA。
連接器的第2/3線是串列AER+/-，第5/6線是信息流控制+/-。剩餘的線作為屏蔽，兩邊都留著不連接，形成一個懸浮屏蔽罩。

3) AC Coupling: We decided to use AC coupled instead of the simpler DC coupled serial links. With AC coupled links there is no common ground reference over all the boards in a system. This eliminates board-to-board ground-bounce problems, and also reces line frequency injection.
3. AC 耦合：我們決定用AC耦合鏈路而不是較簡單的DC耦合鏈路。用AC耦合鏈路能使系統中的所有版塊都沒有公共接地參照。這可以消除板對板的地電壓反彈問題，而且還可以減少行頻注入。

【英語牛人團】

6、信息管理方式發展的三個階段是什麼

信息資源管理我們可以將其劃分為三個典型的階段，即傳統管理階段、技術管理階段和信息資源管理階段。
1）傳統管理階段以信息資源管理為核心，以圖書館為象徵，同時也包含檔案管理和其他文獻資料管理。圖書館並不知此時此地之「藏」何時何地才能被「用」，很難解決文獻收藏和利用之間的矛盾；傳統圖書館在提供文獻信息利用方面存在滯後現象以及過分「藏」的缺點。許多人對圖書館沒有明確目標的文獻信息資源收藏和管理模式表示懷疑。
2）技術管理階段以信息流的控制為核心，以計算機為工具，以自動化信息處理和信息系統建造為主要工作內容，使得技術因素和技術專家佔主導地位；在信息技術的支持下克服由「信息爆炸」帶來的利用方面的問題時，當信息技術無能為力、達不到預期目標時，人們誤以為是技術不夠先進，完全忽視了信息，管理中其他因素的作用。
3）資源管理階段將信息看作資源，對信息實施資源性管理。信息技術的高度發展使得信息能夠高效處理、傳播、利用和共享的同時，也產生了信息安全、信息利用的問題；網路的迅速擴張帶來的信息污染、信息混亂、信息犯罪、信息、侵權以及難以配置信息資源等問題；把技術、經濟、人文結合起來是急需解決的課題。

7、英文文獻翻譯，百度谷歌翻譯軟體就別來了。

Abstract— In recent years there have been an increasing number of research groups that have begun to develop multi-chip address-event systems. The communication protocol used to transmit signals between these systems』 components is based on the Address-Event Representation (AER). It is therefore important to have access to robust and reliable AER communication infrastructures for streamlining the systems』 development and prototyping stages.
We propose an AER communication infrastructure that can be easily interfaced to workstations or laptops ring a prototyping phase, and that can be embedded into compact and low-cost systems in the application phase. The infrastructure proposed uses a novel serial AER interface with flow-control, overcomes many of the drawbacks observed with previous solutions, and can achieve event rates of up to 78.125MHz for 32bit AEs.
摘要 – 近年來, 已涉足研發多晶元AE系統的研究小組日益增多。這些系統元件之間傳輸信號所使用的通信協議是基於AER。為了提高這些系統在開發和成型階段的效率，能獲得堅實耐用和可靠性強的AER通信基礎設備顯得尤為重要。
我們推薦一種在其原型開發期間易於連接至工作站或者筆記本電腦, 而且在使用期可以嵌入到小巧和低價系統的AER通信基礎設備。這基礎設備使用的是一種新穎的，可控流量的連續AER介面，它克服了以前的解決方案所遭遇的難題，而且，以32位的AE為例，其事件率可達78.125MHz。

I. INTRODUCTION
In recent years a new class of distributed multi-chip neuromorphic systems have emerged, e.g. [1]–[4].These systems are typically composed of one or more neuromorphic sensors (e.g. [5], [6]), tional architectures, often based on networks of silicon neurons and synapses e.g.[7], and potentially of interfaces to robotic actuators for implementing real-time sensory-processing behaving systems.
1. 概論
近年來出現了一種新類的分布式多晶元神經形態系統，例1]–[4]。這些系統通常是由一個或多個神經感測器組成，例[5], [6]。（此句不全），經常是基於硅神經元與突觸網路，例 [7]，而且可能連接至機器人驅動器，以執行實時感官行為處理系統。,

A.The Address-Event Representation
Multiple research groups are developing a wide variety of multi-chip neuromorphic systems in parallel. The characteristic that all these systems have in common is the data representation and the communication protocol used. Each component in these systems can receive and transmit information using the Address-Event Representation (AER) [8], [9] communication protocol. In this representation, input and output signals are real-time digital events that carry analog information in their temporal relationships (inter-spike intervals). Each event is represented by a binary word encoding the address of the sending node. Output signals of sending elements are converted into streams of Address-Events ( e.g. using pulse-frequency molation in the case of silicon neurons), and multiplexed onto an asynchronous digital bus.

A. AER
多個研究小組正在研發多種多樣的並聯多晶元神經形態系統。這些系統的共同特點是數據的表示方式和使用的通信協議。這些系統的每個元件能夠利用AER通信協議[8], [9]來收發信息；所輸入或輸出的信號都是在它們的時態關系中傳送模擬信息的實時數字事件（神經元放電間隔）。
每個事件是以一個二進制字把發送地址譯為編碼來表示。元件發送的輸出信號被轉換為AE信息流 （例：硅神經元所使用的是脈沖頻率調制），然後多路復用至非同步數字匯流排。

【英語牛人團】高難度，要加分喲！！

8、請列舉信息系統信息的來源都有哪些？什麼是信息源

信息系統信息的來源都有：各種信息機構，不僅包括傳統印刷型文獻資料，也包括現代電子圖書報刊；不僅包括各種信息儲存和信息傳遞機構，也包括各種信息生產機構。

信息源一般指通過某種物質傳出去的信息，即是信息的發源地/來源地（包括信息資源生產地和發生地、源頭、根據地）。

聯合國教科文組織出版的《文獻術語》定義為：個人為滿足其信息需要而獲得信息的來源，稱為「信息源」。一切產生、生產、貯存、加工、傳播信息的源泉都可以看作是信息源。

(8)文獻信息流擴展資料：

信息系統，是由計算機硬體、網路和通信設備、計算機軟體、信息資源、信息用戶和規章制度組成的以處理信息流為目的的人機一體化系統。主要有五個基本功能，即對信息的輸入、存儲、處理、輸出和控制。

一般來說，信息系統具有如下幾個概念：

信息系統是任何組織中都有的一個子系統，是為了生產和管理服務的。對於從事物質生產及具體工作的部門來說，它總是管理或控制系統中的一部分。

信息系統有別於其它子系統，像人的神經系統分布於全身每一個器官一樣，信息系統也滲透到組織中的每一個部門當中。

信息系統的作用與其它系統有些不同，它不從事某一具體的實物性工作，而是關系全局的協調一致。因而組織越大，改進信息系統所帶來的經濟效益也就越大。信息系統的運轉情況與整個組織的效率密切相關。

9、數據流和信息流怎麼區別？

數據流（data stream）最初是通信領域使用的概念，代表傳輸中所使用的信息的數字編碼信號序列。然而，我們所提到的數據流概念與此不同。這個概念最初在1998年由Henzinger在文獻87中提出，他將數據流定義為「只能以事先規定好的順序被讀取一次的數據的一個序列」。
信息流有廣義和狹義兩種。廣義指在空間和時間上向同一方向運動過程中的一組信息，它們有共同的信息源和信息的接收者，即由一個信息源向另一個單位傳遞的全部信息的集合。狹義指信息的傳遞運動，這種傳遞運動是在現代信息技術研究、發展、應用的條件中，信息按照一定要求通過一定渠道進行的。
隨著社會的信息化和信息大量涌現，以及人們對信息要求的激增，信息流形成了錯綜復雜、瞬息萬變的形態。這種流動可以在人和人之間、人和機構之間、機構內部以及機構與機構之間發生，包括有形流動和無形流動，前者如報表、圖紙、書刊等，後者如電信號、聲信號、光信號等。在社會經濟生活中，隨著商流、物流與資金流的分離，信息流的作用越來越重要，其功能主要體現在溝通連接、引導調控、輔助決策以及經濟增值等方面。